Simulasi Dan Analisa Domain Waktu Sistem Automatic Voltage Regulator Tipe Arus Searah Dengan Prefilter Menggunakan Metode PIDTune Model Standar

Deminggus, Kurnia Putra (2024) Simulasi Dan Analisa Domain Waktu Sistem Automatic Voltage Regulator Tipe Arus Searah Dengan Prefilter Menggunakan Metode PIDTune Model Standar. Diploma thesis, Universitas Andalas.

	Text (Cover dan abstrak TA Deminggus Kurnia Putra) cover dan abstrak.pdf - Published Version Download (506kB)
	Text (Bab I TA Deminggus Kurnia Putra) Bab 1 Pendahuluan.pdf - Published Version Download (516kB)
	Text (Bab 5 TA Deminggus Kurnia Putra) Bab 5.pdf - Published Version Download (491kB)
	Text (daftar pustaka TA Deminggus Kurnia Putra) daftar pustaka.pdf - Published Version Download (357kB)
	Text (TA Deminggus Kurnia Putra) Tugas akhir deminggus_compressed (1).pdf - Published Version Restricted to Repository staff only Download (1MB)

Abstract

Penelitian ini membahas simulasi dan analisa domain waktu dari sistem Automatic Voltage Regulator (AVR) tipe arus searah yang dilengkapi dengan prefilter, menggunakan metode PIDTune model standar. Latar belakang permasalahan adalah kebutuhan untuk meningkatkan kinerja pengaturan tegangan dalam berbagai aplikasi industri. Tujuan dari penelitian ini adalah untuk memperoleh informasi dampak penggunaan prefilter pada sistem AVR arus searah menggunakan metode PIDTune model standar dan menentukan pengaturan parameter metode PIDTune yang optimal untuk meningkatkan respons sistem AVR. Pada tahap awal, model matematis dari sistem AVR dirancang dan dianalisis untuk menentukan karakteristik dinamikanya. Selanjutnya, metode PIDTune digunakan untuk menyetel parameter pengendali PID dengan tujuan mencapai respons sistem yang optimal. Simulasi dilakukan untuk mengevaluasi kinerja sistem dalam domain waktu, termasuk analisis terhadap parameter seperti waktu naik, waktu keadaan mantap, waktu puncak, dan nilai kesalahan keadaan mantap. Hasil simulasi menunjukkan bahwa penggunaan prefilter dan penyetelan PIDTune dapat meningkatkan stabilitas dan respons transien sistem AVR. Penggunaan konfigurasi prefilter pada sistem AVR arus searah memberikan dampak signifikan terhadap respons sistem dibandingkan dengan konfigurasi standar dan tanpa pengendali, dengan manfaat berupa tidak adanya nilai overshoot, laju sistem yang stabil, dan eliminasi osilasi pada respons sistem, meskipun menyebabkan waktu respon yang lebih lambat dibandingkan dengan konfigurasi standar. Pengendali PD dalam konfigurasi dasar dan pengendali PDF dalam konfigurasi dasar dapat meningkatkan kinerja sistem karena mereka memenuhi semua kriteria perancangan dalam analisis waktu, termasuk analisis peralihan dan analisis kesalahan.

Actions (login required)

View Item